TSMC在其2025年北美技术研讨会上宣布，该公司开始使用N3P（第三代3NM级）过程增强的技术过程，按计划在2024年第四季度计划生产芯片。 N3P是N3E的替代方案，针对客户和数据中心应用程序，在维护3NM级别的IP时需要提高性能。该技术将在今年下半年被N3X取代。本文指出：TSMC的N3P是一种光学降低的N3E版本，该版本保持IP设计和兼容性规则，同时以相同的泄漏电流或相同频率下的5％-10％的功率降低，同时提供了4％的晶体管密度增强典型逻辑，SR，SR和SRAM和类似模块，以相同的泄漏电流或5％-10％的功率降低。由于从改进的光学器件中存在N3P密度源，因此它可以在所有芯片结构中更好地缩放缩放，尤其是对于SRAM的高性能设计。 N3P今天正在生产中，因此，该公司目前正在基于该技术为其主要客户建造产品。 PPA促进了改善TSMC N3和N5N3E＆N5NN3P和N3EN3X和N3P功率的新过程-25％〜-34％-5％-5％〜-10％-7％-7％***绩效10％-15％-15％-15％18％5％5％5％，fmax @1.2V **密度*？ 1.3x1.04x1.10x *** HVM系列2022Q4Q2023Q2024Q2025*TSMC芯片密度揭示了“混合”芯片密度，该芯片密度由50％逻辑，30％SRAM和20％的模拟。 **在同一地方。以相同的速度。但是，用于高性能应用的3NM级技术过程的周期并未以N3P结束。该节点将随后是N3X，与N3P相比，在相同功率上的最大性能将在相同功率上提高5％的最大性能或将电力消耗降低7％。但是，N3X比N3P的主要优点是它支持高达1.2V的电压（对于3NM级技术非常强），这将使应用程序的绝对最大频率（FMAX）的绝对最大需要它的NS（即客户cpu）。 FMAX需要取消权衡：泄漏强度增加了250％，因此芯片开发人员在建造1.2V的基于N3X的设计时应小心。预计将在今年下半年进行N3X芯片。 TSMC业务发展和全球销售的高级副总裁兼副首席运营官Kevin Zhang说：“ N3P于去年于2024年开始生产。” “我们将继续增强我们的3NM技术。[...]我们的方法是在新节点的崩解之后，我们将继续增强他们，以便我们的客户能够获得扩展技术的好处。[...]我们进入[新节点是对我们的客户的一项重要投资，以便我们的产品的开发，因此我们要为他们提供了更多的投资，但是我们要为他们提供了更多的投资。级别的增强功能。过程开发中的过程（例如N5，N5P，N4，N4P，N4C）的评分。一方面，它允许公司尽可能多地使用昂贵的设备，另一方面，它还允许其客户尽可能多地重用其IPS。因此，N3P是N3X的自然补体，是N3的N3 NOD系列。虽然技术爱好者专注于2NM级TSMC的2NM级制造过程，依靠全门（GAA）纳米丝晶体管，但大多数用于客户端应用程序的高级处理器（包括下一代iPhone，iPad和Mac）在TSMC的N3 N3系列TSMC的N3 N3系列市场中启动。